MPC852TVR50AマイクロプロセッサMPUのイーサネット50 MHzのイーサネットI2C SPI UART USB

製品の説明

MPC852TVR50A良質マイクロプロセッサMPUのイーサネット50 MHzのイーサネットI2C SPI UART USB

特徴

次のリストは主MPC852Tの特徴を要約する:

•埋め込まれたMPC8xxの中心100つまでのMHz

•外的なバスの最高の頻度操作は66のMHzである

—100MHz/80MHz中心の頻度は2:1モードだけを支える

—50MHz/66MHz中心の頻度は1:1および2:1両日モードを支える

•単一問題、32の32ビット汎用レジスター（GPRs）の32ビット中心（PowerPCの建築定義と互換性がある）

—中心は条件付き実行なしで条件付き先取りと分岐予測を、行う

—4 Kバイト データ隠し場所および4 Kバイトの指示の隠し場所

– 4 Kバイトの指示の隠し場所は対面、128セットとセット連想である

– 4 Kバイト データ隠し場所は対面、128セットとセット連想である

–指示およびデータ両方隠し場所のための隠し場所の一貫性は128ビット（4単語）隠し場所のブロックで維持される

–隠し場所は物理的に演説し、最も少なく最近使用された（LRU）取り替えのアルゴリズムを実行し、そして隠し場所のブロックの基礎でロックできる

—32記入項目TLB、十分に連想指示およびデータTLBsとのMMUs

—MMUsサポート4、16、そして512 Kバイトおよび8 Mバイトの多数のページ サイズ;16の仮想アドレス空間および16の保護グループ

•まで32ビット データ・バス（8、16、そして32ビットのための動的バス サイジング）

•32の住所ライン

•記憶コントローラー（8つの銀行）

—完全な動的RAM （ドラム）のコントローラーを含んでいる

—各銀行は選り抜きドラム銀行を支える破片またはRASのどれである場合もある

—記憶装置ごとにプログラム可能な30までの待ち状態

—ドラム、SIMMS、SRAM、EPROMs、抜け目がないEPROMsおよび他のメモリ素子、記憶装置へのGluelessインターフェイス

—プログラム可能なドラムのコントローラーほとんどのサイズおよび速度の記憶インターフェイスを支えるため

—4、4つのCASライン私達ライン、1つのOEライン

—調整（8、16-の、か32ビット記憶のための選択）で利用できるブーツのchip-select

—可変的なブロック サイズ（32 Kバイト256 Mバイト）

—選択可能保護を書きなさい

—オン破片バス調停の論理

•速いイーサネット コントローラー（FEC）

•一般目的のタイマー

—2人の16ビットのタイマーか1人の32ビット タイマー

—ゲート モードはカウントを有効または無効にすることができる

—割り込みは参照のマッチおよびでき事の捕獲で覆うことができる

•システム統合の単位（SIU）

—バス モニター

—ソフトウェア番犬